PATENT ABSTRACTS OF JAPAN

(11) Publication number: 2003186935 A

(43) Date of publication of application: 04.07.03

(51) Int. CI

G06F 17/50 H01L 21/82 H03K 19/00

(21) Application number: 2001381598

(22) Date of filing: 14.12.01

(71) Applicant:

MATSUSHITA ELECTRIC IND CO

LTD

(72) Inventor:

SATO KAZUHIRO ISHIBASHI NORIKO HIRATA MASAAKI


(54) LOGIC CIRCUIT VERIFYING METHOD, FEEDTHROUGH CURRENT VERIFYING METHOD AND FEEDTHROUGH CURRENT IMPROVING METHOD

(57) Abstract:

PROBLEM TO BE SOLVED: To solve the problem that it takes a long time to visually confirm that a pseudo error has really been caused when the control terminal of a cell having the output terminal of a tristate cell is not directly potential-fixed regardless of the structure of the connection input terminal.

SOLUTION: When a plurality of output terminals of tristate cells are commonly connected, a circuit connected to the control terminals of the tristate cells is extracted, and when outputs from all the tristate cells are in a high impedance state according to the combination of signals to be inputted to the control terminals, it is judged that the commonly connected parts are turned to be the high impedance state. Thus, it is possible to detect the high impedance state generation parts and to check whether through currents are actually generated.

COPYRIGHT: (C)2003,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-186935 (P2003-186935A)

(43)公開日 平成15年7月4日(2003.7.4)

(51) Int.Cl.7		識別記号	FΙ		7	7]}*(参考)
G06F	17/50	664	G06F	17/50	664A	5 B O 4 6
H01L	21/82		H03K	19/00	В	5 F O 6 4
H03K	19/00		H01L	21/82	Т	5 J O 5 6
					С	

審査請求 未請求 請求項の数8 OL (全 15 頁)

			A TOP OF THE PROPERTY OF THE P
(21)出願番号	特願2001-381598(P2001-381598)	(71)出願人	000005821
			松下電器產業株式会社
(22)出願日	平成13年12月14日 (2001. 12.14)		大阪府門真市大字門真1006番地
		(72)発明者	佐藤 和弘
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(72)発明者	石橋 典子
			大阪府門真市大字門真1006番地 松下電器
			産業株式会社内
		(74)代理人	100086737
			弁理士 岡田 和秀
			昌林百に始く


最終頁に続く

(54) 【発明の名称】 論理回路検証方法、貫通電流検証方法および貫通電流改善方法

(57)【要約】

【課題】 トライステートセルの出力端子を持つセルのコントロール端子が直接に電位固定されていない場合および接続入力端子の構造によらず、擬似エラーと認識してしまうため、目視確認が必要となるが、所要時間が大きい。

【解決手段】 トライステートセルの出力端子が複数個 共通接続されている場合に、前記トライステートセルの コントロール端子に繋がる回路を抽出し、コントロール 端子に入力される信号の組み合わせで、全てのトライス テートセルからの出力がハイインピーダンス状態になっ ている場合には、前記共通接続された箇所がハイインピ ーダンス状態になるとして、ハイインピーダンス状態発 生箇所を検出し、実際に貫通電流が発生しないかどうか をチェックすることが可能になる。



20

I

【特許請求の範囲】

【請求項1】 半導体集積回路の設計において、

トライステートセルの出力端子が複数個共通接続されて いる箇所を抽出する工程と、

前記抽出したトライステートセルのコントロール端子に 接続されている回路から前記コントロール端子への入力 が排他であるか否かを判定する工程と、

排他にならない場合のうち全てのトライステートセルの 出力端子がハイインピーダンス状態を出力している場合 には前記共通接続箇所にハイインピーダンス状態が発生 すると検出する工程とを含むことを特徴とする論理回路 検証方法。

【請求項2】 論理回路の接続情報を示すネットリスト と前記論理回路の回路情報を示すライブラリとを用いて 検証ルールに基づいて前記論理回路中で貫通電流が発生 するか否かを判定する貫通電流検証方法であって、

トランジスタレベルでの接続情報を持つライブラリから トライステートセルの出力端子に接続の入力端子に接続 される第1のトランジスタ群を検出する工程と、

前記検出された第1のトランジスタ群の端子どうしが共 通接続されている第2のトランジスタ群を検出する工程

前記検出された第2のトランジスタ群の共通接続端子と は別の端子が直接に電源またはグランドに接続されてい るか否かを検出する工程と、

直接に電源またはグランドに接続されていると検出され たトランジスタについて、その入力端子がハイインピー ダンス状態の場合にフローティングエラーであると判定 する工程とを含むことを特徴とする貫通電流検証方法。

【請求項3】 論理回路の接続情報を示すネットリスト と前記論理回路中に使用されるライブラリとを用いて検 証ルールに基づいて前記論理回路中で貫通電流が発生す るか否かを判定する貫通電流検証方法であって、

トランジスタレベルでの接続情報を持つライブラリから セルの各入力端子に接続されている第1のトランジスタ 群を検出する工程と、

前記検出された第1のトランジスタ群の端子どうしが共 通接続されている第2のトランジスタ群を検出する工程 上.

前記検出された第2のトランジスタ群の共通接続端子と は別の端子が直接に電源またはグランドに接続されてい るか否かを検出する工程と、

検出された入力端子の情報を前記ライブラリに追加する 工程と、

前記トライステートセルの出力端子の次段に接続される 入力端子を検出する工程と、

前記検出された入力端子と前記情報を追加したライブラ リの情報を照合しエラー判定する工程とを含むことを特 徴とする貫通電流検証方法。

【請求項4】

される半導体集積回路の前記セルの貫通電流を検証する 貫通電流検証方法であって、

前記セルの接続関係を記述してあるネットリストからト ライステートセルを探索し、前記トライステートセルの 出力端子に接続しているセルを検証対象セルとして抽出 するセル抽出工程と、

インバータセルの入力が、0、1、ハイインピーダンス 状態の3通りに変化した場合に、n型トランジスタおよ びp型トランジスタが駆動するか駆動しないかの関係を 記述したトランジスタスイッチング表を作成するトラン ジスタスイッチング表作成工程と、

前記抽出した検証対象セルを構成しているトランジスタ の接続関係を記述してあるセル内部ネットリストを入力 して、直列接続となる縦積み構造を構成しているトラン ジスタがn型トランジスタかp型トランジスタかを判断 し記憶するセル構造解析工程と、

前記抽出した検証対象セルが所有する入力ピンのうち第 1の入力ピンをハイインピーダンス状態にしたときに、 前記トランジスタスイッチング表を参照して、前記第1 の入力ピン以外の第2の入力ピンにどの入力値を与える と貫通電流が流れるかを示した貫通電流入力パターンを 作成する貫通電流入力パターン抽出工程と、

前記抽出した検証対象セルの入力ピンが前記貫通電流入 カパターンになり得るかを検証する貫通電流検証工程と を含むことを特徴とする貫通電流検証方法。

【請求項5】 論理素子を含むセルを複数配置して構成 される半導体集積回路の前記セルの貫通電流を検証する 貫通電流検証方法であって、

インバータセルの入力が、0、1、ハイインピーダンス 状態の3通りに変化した場合に、n型トランジスタおよ 30 びp型トランジスタが駆動するか駆動しないかの関係を 記述したトランジスタスイッチング表を作成するトラン ジスタスイッチング表作成工程と、

前記半導体集積回路に使用されると予想されるセル群の 中から、貫通電流が流れる入力パターンを作成すべき検 証候補セルを選択する貫通電流入力パターン作成セル選 択工程と、

前記選択した検証候補セルを構成しているトランジスタ の接続関係が記述してあるセル内部ネットリストを入力 して、直列接続となる縦積み構造を構成しているトラン ジスタがn型トランジスタかp型トランジスタかを判断 し記憶するセル構造解析工程と、

前記選択した検証候補セルが所有する入力ピンのうち第 1の入力ピンをハイインピーダンス状態にしたときに、 前記トランジスタスイッチング表を参照して、前記第1 の入力ピン以外の第2の入力ピンにどの入力値を与える と貫通電流が流れるかを示した前記セル群の全セルの貫 通電流入力パターンを作成する貫通電流入力パターン抽 出工程と、

論理素子を含むセルを複数配置して構成 50 前記セルの接続関係を記述してあるネットリストからト

40

ライステートセルを探索し、前記トライステートセルの 出力端子に接続しているセルを検証対象セルとして抽出 するセル抽出工程と、

前記全セルの貫通電流入力パターンから前記抽出した検 証対象セルに対応する貫通電流入力パターンを選択する 貫通電流入力パターン選択工程と、

前記抽出した検証対象セルの入力ピンが前記貫通電流入 カパターンになり得るか否かを検証する貫通電流検証工 程とを含むことを特徴とする貫通電流検証方法。

【請求項6】 前記貫通電流入力パターン抽出工程で は、前記セルの縦積み構造のトランジスタが駆動して前 記貫通電流が流れる入力値を、前記トランジスタスイッ チング表から判断して貫通電流入力パターンを作成する ことを特徴とする請求項4または請求項5に記載の貫通 電流検証方法。

【請求項7】 請求項1に記載の論理回路検証方法にお いて、前記のハイインピーダンス状態として検出した箇 所に対しハイインピーダンス状態回避回路を挿入するこ とによりハイインピーダンス状態を回避することを特徴 とする貫通電流改善方法。

【請求項8】 前記回路変更において、前記のハイイン ピーダンス状態として検出した箇所にバスホールド回路 を挿入することにより回路変更を行うことを特徴をする 請求項7に記載の貫通電流改善方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電子回路の設計を 支援するためのCAD装置等に用いられ、作成された電 子回路における論理回路が規約に従った正しい接続を行 っているか否かを検証する論理回路検証方法、ならびに 貫通電流検証方法およびその改善方法に関するものであ る。

[0002]

【従来の技術】近年、半導体のチップ規模は飛躍的に上 昇し、半導体集積回路を開発するに当たってはCAD装 置を用いて行うのが主流となっている。更に、接続規約 を人手でチェックするのは非常に困難であり、自動で検 証を行うCAD装置を用いた手法が提唱されている(特 開平10-334124号公報参照)。

【0003】この従来の論理回路検証装置においては、 論理回路図作成装置で作成された回路図から論理回路の 接続状態を示したネットリストを抽出し、それをネット リスト入力部に入力し、検証部へ論理回路の接続情報を 伝えている。

【0004】また、ハイインピーダンス制御の情報を持 ったライブラリをライブラリ入力部に入力し、フローチ ャートに従いトライステートピンが直接電源又はグラン ド接続をしているか、次段の接続が単独か否かを判断し た上でショートおよびフローティングの判断を行い、各

検証部では、検証ルール記憶領域に保存されている検証 ルールに基づき、回路図中の論理回路の接続状態が規約 に従ったものかどうかを判定し、その結果をエラー/ワ ーニング出力部から出力している。

[0005]

【発明が解決しようとする課題】しかし、このような従 来の論理回路検証方法、貫通電流検証方法では、フロー ティングおよびショートチェックを行う場合に、前段の トライステートセルの出力端子を持つセルのコントロー 10 ル端子が電源又はグランドに直接に接続されている必要 がある。したがって、このコントロール端子に接続され る前々段等回路の上流で電位固定されている場合等で も、コントロール端子が直接に電位固定されていないた め、全てフローティングエラーとして扱われ、これは擬 似エラーである可能性があるため、設計者が回路的に問 題回避している場合には、擬似エラーか否かを目視で判 別する必要がある。

【0006】また、ハイインピーダンス状態を出力する 端子が存在した場合でも、その信号を受ける側の構造に 20 よっては貫通電流が流れず、回路的に問題にならない可 能性があるにも関わらず、全てフローティングエラーと して扱うので、これも擬似エラーである可能性があるた め、前記同様に擬似エラーか否かを設計者が目視で判別 する必要があった。

【0007】以上のように、トライステートセルの出力 端子を持つ回路のコントロール端子が直接に重位固定さ れていない場合には、次段のセルの構成に関わらず、全 てフローティングエラーとして認識されるため、擬似エ ラーか否かの確認を目視で実施する必要が生じ、設計期 間の長期化および作業効率の低下を招いていた。

【0008】本発明は、従来目視でチェックせざるを得 なかったトライステートセルの出力端子を持つセルのコ ントロール端子が直接に電位固定されていない場合に も、自動でエラー判定を行うことができ、かつハイイン ピーダンス状態の出力を受ける側の構成を自動認識し て、ハイインピーダンス状態の場合に問題となる構成を 自動で検出することにより設計期間の短縮および効率化 を図り、作業効率の向上を実現できる論理回路検証方法 および貫通電流検証方法を提供することを目的とする。 併せて、貫通電流改善方法を提案する。

[0009]

【課題を解決するための手段】(1) 論理回路検証方 法についての本発明は、次のような手段を講じることに より、上記の課題を解決する。すなわち、半導体集積回 路の設計において、トライステートセルの出力端子が複 数個共通接続されている箇所を抽出する工程と、前記抽 出したトライステートセルのコントロール端子に接続さ れている回路から前記コントロール端子への入力が排他 であるか否かを判定する工程と、排他にならない場合の 論理回路ごとの情報を検証部へ伝える。それらをもとに 50 うち全てのトライステートセルの出力端子がハイインピ

ーダンス状態を出力している場合には前記共通接続箇所 にハイインピーダンス状態が発生すると検出する工程と を含むものである。

【0010】この場合、前記複数個のトライステートセ ルのコントロール端子に繋がる回路を抽出し、コントロ ール端子に入力される信号の組み合わせで、全てのトラ イステートセルからの出力がハイインピーダンス状態に なる場合には、共通接続された箇所がハイインピーダン ス状態になるとして、ハイインピーダンス状態発生箇所 を検出する。

【0011】これにより、トライステートセルの出力端 子が複数個共通接続されている状況において、ハイイン ピーダンス状態発生箇所を正しく検証することができ る。その結果として、事後の、ハイインピーダンス状態 を回避するための処理や、実際に貫通電流が発生しない かどうかをチェックする処理へスムーズに移行すること が可能になる。

【0012】(2) 次に、貫通電流検証方法について の本発明は、次のような手段を講じることにより、上記 の課題を解決する。その前提は、論理回路の接続情報を 20 示すネットリストと前記論理回路の回路情報を示すライ ブラリとを用いて検証ルールに基づいて前記論理回路中 で貫通電流が発生するか否かを判定する貫通電流検証方 法である。このような論理回路検証方法において、本発 明は、次のような各工程を備えたものとして構成されて いることを特徴とする。すなわち、あらかじめ、トラン ジスタレベルでの接続情報を持つライブラリを用意して おく。

【0013】第1の工程では、前記のトランジスタレベ ルでの接続情報を持つライブラリからトライステートセ 30 子の情報を前記のライブラリに追加する。 ルの出力端子に接続の入力端子に接続される第1のトラ ンジスタ群を検出する。

【0014】第2の工程では、前記の検出された第1の トランジスタ群の端子どうしが共通接続されている第2 のトランジスタ群を検出する。

【0015】第3の工程では、前記の検出された第2の トランジスタ群の共通接続端子とは別の端子が直接に電 源またはグランドに接続されているか否かを検出する。

【0016】第4の工程では、直接に電源またはグラン ドに接続されていると検出されたトランジスタについ て、その入力端子がハイインピーダンス状態の場合にフ ローティングエラーであると判定する。

【0017】この貫通電流検証方法によれば、トライス テートセルの出力端子がハイインピーダンス状態になる 可能性があると判断される場合で、次段の論理回路にお いて他の入力ピンの状態に関わらず、ハイインピーダン ス状態の入力時に貫通電流を発生させる論理回路または 入力ピンについては、これを自動的に真性エラーとして 検出することができる。

【0018】すなわち、従来目視でチェックをせざるを 50 素子を含むセルを複数配置して構成される半導体集積回

得なかったトライステートセルの出力端子がハイインピ ーダンス状態となる場合において、次段の論理回路に問 題があるか否かの検証工程で真性エラーを自動で判別で きるため、設計期間の短縮および作業効率の向上を実現 することができる。

【0019】(3) また、貫通電流検証方法について の別の態様の本発明は、次のような手段を講じることに より、上記の課題を解決する。その前提は、論理回路の 接続情報を示すネットリストと前記論理回路中に使用さ 10 れるライブラリとを用いて検証ルールに基づいて前記論 理回路中で貫通電流が発生するか否かを判定する貫通電 流検証方法である。このような論理回路検証方法におい て、本発明は、次のような各工程を備えたものとして構 成されていることを特徴とする。すなわち、あらかじ め、トランジスタレベルでの接続情報を持つライブラリ を用意しておく。

【0020】第1の工程では、前記のトランジスタレベ ルでの接続情報を持つライブラリからセルの各入力端子 に接続されている第1のトランジスタ群を検出する。

【0021】第2の工程では、前記の検出された第1の トランジスタ群の端子どうしが共通接続されている第2 のトランジスタ群を検出する。

【0022】第3の工程では、前記の検出された第2の トランジスタ群の共通接続端子とは別の端子が直接に電 源またはグランドに接続されているか否かを検出する。 すなわち、これは、ハイインピーダンス状態の入力があ った場合に貫通電流が流れる構成か否かに関する情報を 生成することである。

【0023】第4の工程では、前記の検出された入力端

【0024】第5の工程では、前記のトライステートセ ルの出力端子の次段に接続される入力端子を検出する。 【0025】第6の工程では、前記の検出された入力端 子と前記情報を追加したライブラリの情報を照合し、ハ イインピーダンス状態の入力が入って貫通電流が流れる か否かのエラー判定を行う。

【0026】この貫通電流検証方法によれば、トライス テートセルの出力端子がハイインピーダンス状態になる 可能性があると判断される場合で、次段の論理回路にお 40 いて他の入力ピンの状態に関わらず、ハイインピーダン ス状態の入力時に貫通電流を発生させる論理回路または 入力ピンについては、これを自動的に真性エラーを検出 することができるが、単にこれだけにとどまらず、貫通 電流検証時にトランジスタレベルの解析を不要化できる ため、解析処理に必要な時間を飛躍的に短縮することが 可能となる。

【0027】(4) また、貫通電流検証方法について のさらに別の態様の本発明は、次のような手段を講じる ことにより、上記の課題を解決する。その前提は、論理、 10

20

路の前記セルの貫通電流を検証する貫通電流検証方法である。このような貫通電流検証方法において、本発明は、次のような各工程を備えたものとして構成されていることを特徴とする。すなわち、第1の工程であるセル抽出工程では、セルの接続関係を記述してあるネットリストからトライステートセルを探索し、前記トライステートセルの出力端子に接続しているセルを検証対象セルとして抽出する。

【0028】第2の工程であるトランジスタスイッチング表作成工程では、インバータセルの入力が、0、1、ハイインピーダンス状態の3通りに変化した場合に、n型トランジスタおよびp型トランジスタが駆動するか駆動しないかの関係を記述したトランジスタスイッチング表を作成する。

【0029】第3の工程であるセル構造解析工程では、前記の抽出した検証対象セルを構成しているトランジスタの接続関係を記述してあるセル内部ネットリストを入力して、直列接続となる縦積み構造を構成しているトランジスタが n型トランジスタか p型トランジスタかを判断し記憶する。ここで、トランジスタが直列接続となるトランジスタ構造を縦積み構造と定義する。

【0030】第4の工程である貫通電流入力パターン抽出工程では、前記抽出した検証対象セルが所有する入力ピンのうち第1の入力ピンをハイインピーダンス状態にしたときに、前記トランジスタスイッチング表を参照して、前記第1の入力ピン以外の第2の入力ピンにどの入力値を与えると貫通電流が流れるかを示した貫通電流入力パターンを作成する。

【0031】第5の工程である貫通電流検証工程では、 前記の抽出した検証対象セルの入力ピンが前記貫通電流 入力パターンになり得るかを検証する。

【0032】この貫通電流検証方法によれば、トライステートセルの次段に接続されているセルの貫通電流が流れる入力パターンを作成し、抽出した検証対象セルを貫通電流入力パターンと照合することによって貫通電流が流れるか否かを検証することが可能となる。すなわち、回路シミュレーションを実行することなく、貫通電流の検証を速やかに実行することができる。

【0033】(5) また、貫通電流検証方法についてのさらに別の態様の本発明は、次のような手段を講じる40ことにより、上記の課題を解決する。その前提は、論理素子を含むセルを複数配置して構成される半導体集積回路の前記セルの貫通電流を検証する貫通電流検証方法である。このような貫通電流検証方法において、本発明は、次のような各工程を備えたものとして構成されていることを特徴とする。すなわち、第1の工程であるトランジスタスイッチング表作成工程では、インバータセルの入力が、0、1、ハイインピーダンス状態の3通りに変化した場合に、n型トランジスタおよびp型トランジスタが駆動するか駆動しないかの関係を記述したトラン50

ジスタスイッチング表を作成する。

【0034】第2の工程である貫通電流入力パターン作成セル選択工程では、前記半導体集積回路に使用されると予想されるセル群の中から、貫通電流が流れる入力パターンを作成すべき検証候補セルを選択する。

【0035】第3の工程であるセル構造解析工程では、前記選択した検証候補セルを構成しているトランジスタの接続関係が記述してあるセル内部ネットリストを入力して、直列接続となる縦積み構造を構成しているトランジスタがn型トランジスタかp型トランジスタかを判断し記憶する。

【0036】第4の工程である貫通電流入力パターン抽出工程では、前記選択した検証候補セルが所有する入力ピンのうち第1の入力ピンをハイインピーダンス状態にしたときに、前記トランジスタスイッチング表を参照して、前記第1の入力ピン以外の第2の入力ピンにどの入力値を与えると貫通電流が流れるかを示した前記セル群の全セルの貫通電流入力パターンを作成する。

【0037】第5の工程であるセル抽出工程では、前記セルの接続関係を記述してあるネットリストからトライステートセルを探索し、前記トライステートセルの出力端子に接続しているセルを検証対象セルとして抽出する。

【0038】第6の工程である貫通電流入力パターン選択工程では、前記全セルの貫通電流入力パターンから前記抽出した検証対象セルに対応する貫通電流入力パターンを選択する。

【0039】第7の工程である貫通電流検証工程では、 前記抽出した検証対象セルの入力ピンが前記貫通電流入 力パターンになり得るか否かを検証する。

【0040】この貫通電流検証方法によれば、あらかじめ、半導体集積回路を構成している全てのセルを対象に、トランジスタスイッチング表から、トライステートセルの次段に接続されているセルの貫通電流入力パターンを作成しておき、抽出した検証対象セルについて、前記の全セルの貫通電流入力パターンから対応する貫通電流入力パターンを選択し、照合することによって貫通電流入力パターンを選択し、照合することによって貫通電流が流れるか否かを検証することが可能となる。 すな 動物 シミュレーションを実行することなく、 貫通電流の検証を速やかに実行することができる。 さらに、検証対象の複数のセルについての検証を、トランジスタスイッチング表の作成工程や貫通電流入力パターンの作成工程を伴うことなく、連続的に、したがって、さらに速やかに実行することができる。

【0041】(6) 上記において、好ましい態様は、前記の貫通電流入力パターン抽出工程では、セルの縦積み構造のトランジスタが駆動して貫通電流が流れる入力値を、前記のトランジスタスイッチング表から判断して貫通電流入力パターンを作成することである。

【0042】(7) また、貫通電流改善方法について

の本発明は、上記の論理回路検証方法において、ハイイ ンピーダンス状態として検出した箇所に対しハイインピ ーダンス状態回避回路を挿入することによりハイインピ ーダンス状態を回避するであり、さらに、好ましくは、 前記の回路変更において、ハイインピーダンス状態とし て検出した箇所にバスホールド回路を挿入することによ り回路変更を行うことである。

【0043】バスホールド回路を挿入することで、ハイ インピーダンス状態になる前の信号状態を保持すること ができるようになる。それにより貫通電流の発生を抑え 10 ることができる。

[0044]

【発明の実施の形態】以下、本発明にかかわる論理回路 検証方法および貫通電流検証方法の実施の形態について 図面に基づいて詳細に説明する。

【0045】 (第1の実施の形態) 図1に示すフローに 基づき、本発明の第1の実施の形態を説明する。

【0046】ステップS101において、トライステー トセルの出力端子が共通接続されている箇所を抽出す る。その抽出した結果を図2に示す。

【0047】図2中の点線で囲まれたG101、G10 2はトライステートインバータ、C101、C102は コントロール端子である。トライステートインバータ は、コントロール端子に"High"の入力があったときは 普通のインバータとして機能し、 "Low" の入力があっ たときは出力がハイインピーダンス状態 (Hiz) の状態 になる。

【0048】図2に示す抽出された回路では、トライス テートインバータG101、G102の出力端子が2個 共通接続されている。

【0049】次に、ステップS102において、ステッ プS101で抽出したトライステートセルのコントロー ル端子C101、C102に繋がる回路を抽出する。

【0050】図3に示すのは、ステップS101で抽出 した回路において、トライステートインバータG10 1、G102のコントロール端子C101、C102に 繋がる回路を抽出した結果である。IN101、IN1 02は、トライステートインバータG101、G102 のコントロール端子C101、C102に繋がる回路G 103、G104への入力端子を表す。G103はイン バータ、G104はNORゲートを表している。

【0051】次に、ステップS103において、トライ ステートセルのコントロール端子に入力する信号のチェ ックを行う。図3において、入力端子IN101、IN 102への入力がともに "High" であるときには、トラ イステートインバータG101、G102のコントロー ル端子C101、C102への入力はいずれも"Low" になることが分かる。

【0052】次に、ステップS104において、出力端

ントロール端子への入力が排他になっていないかどうか を判断する。

【0053】図3の回路の例では、トライステートイン バータG101、G102のコントロール端子C10 1、C102への入力はいずれも "Low" であり、排他 になっていないことが分かる。

【0054】次に、ステップS105において、排他に なっていないコントロール端子への入力について、ステ ップS101で抽出した全てのトライステートセルの出 力がハイインピーダンス状態になっていないかをチェッ クする。

【0055】図3に示した回路では、抽出した回路中の 2つのトライステートインバータG101、G102の 出力がいずれもハイインピーダンス状態となり、それら 2 つの出力が共通接続された箇所がハイインピーダンス 状態発生箇所として検出される。

【0056】2つのトライステートインバータG10 1、G102は、ともにそのコントロール端子C10 1、C102が直接に電位固定されていない。このよう な場合、従来技術にあっては、無条件にすべてフローテ ィングエラーと判定してしまい、擬似エラーを含む要因 になっていた。

【0057】これに対して、本実施の形態によれば、実 際のハイインピーダンス状態発生箇所に限って、その箇 所をハイインピーダンス状態発生箇所と正しく判定し、 実際にはハイインピーダンス状態発生箇所ではない箇所 については、ハイインピーダンス状態発生箇所でないと 判定する。すなわち、擬似エラーの発生を回避すること ができる。

30 【0058】ハイインピーダンス状態発生箇所の検証に おいて、擬似エラーを回避することができるので、これ 以降のハイインピーダンス状態を回避するための処理、 および、実際に貫通電流が発生しないかどうかのチェッ クを合理的かつ効率的に遂行することが可能になる。す なわち、設計期間の短縮および効率化が図れ、作業効率 の向上を実現することができる。

【0059】 (第2の実施の形態) 次に、本発明の第2 の実施の形態における論理回路検証方法について図面を 用いて説明する。

【0060】図4は本発明の第2の実施の形態における 論理回路検証装置の概略構成を示すブロック図である。 図4において、41はCAD装置本体からなる論理回路 図作成装置、42は論理回路相互間の接続情報を示すネ ットリストを入力するネットリスト入力部、43は論理 回路の回路情報を示すライブラリを入力するライブラリ 入力部、44は検証部、45は検証部44の検証結果を 出力するエラー/ワーニング出力部、46は論理回路の 検証ルールを記憶した検証ルール記憶領域である。

【0061】この実施の形態における特徴は、ライブラ 子が共通接続の複数個のトライステートセルにおけるコ 50 リ入力部43へ入力するライブラリにトランジスタレベ

ルの接続情報を入力し、検証部44において、検証ルー ル記憶領域46に記憶されている検証ルールに基づき、 トライステートセルの出力端子からハイインピーダンス 状態が出力される可能性があるセルの次段の入力ピンに 対して、トランジスタの接続検証処理を行い、ハイイン ピーダンス状態が入力された場合に貫通電流が流れる構 造を有しているセルに対してフローティング判定を行う ようにしたことにある。

【0062】以下、図5を参照しながら、ハイインピー ダンス状態を受けるセルの検証方法について詳細に説明 する。

【0063】図5は検証部44における処理を示すフロ ーチャートである。これは、トライステートセルの出力 端子を持つセルからハイインピーダンス状態が出力され る可能性がある場合に、その信号を受ける側のセルの検 証方法を示すものである。

【0064】検証部44では、まず、トライステートセ ルの出力端子を有するセルを検出する (ステップS5 1) .

【0065】次に、そのコントロール端子が直接に電位 20 固定されておらず、ハイインピーダンス状態を出力する 可能性のあるセルを検出する(ステップS52)。

【0066】ここで、全てのトライステートセルの出力 端子を持つセルが、ハイインピーダンス状態を出力する 可能性が無ければ、通常の出力端子の接続チェックを行 う (ステップS53)。

【0067】ステップS52によってハイインピーダン ス状態を出力する可能性があると判定されたセルに対 し、その次段に接続されているセルに着目する。トラン ジスタレベルのセルライブラリから着目セルを取り出 し、この着目セルの入力端子に接続されているトランジ スタ集合1を検出する(ステップS54)。

【0068】次に、ステップS54で検出されたトラン ジスタ集合1からp型トランジスタとn型トランジスタ とのトランジスタ対でかつ互いの一端子同士すなわちド レイン端子とソース端子が接続されているトランジスタ 対のリストを作成する(ステップS55)。

【0069】次に、ステップS55で検出された一端子 (ドレインおよびソース)が互いに接続されているトラ ンジスタ対のもう一方の端子の接続先を調べ、電源およ びグランドに直接に接続されているか否かを判別する (ステップS56)。

【0070】ステップS56において、電源およびグラ ンドに直接に接続されている端子を持つトランジスタ対 が1つも存在しない場合は、ハイインピーダンス状態が 入力された場合でも貫通電流が流れることは無いため、 通常の接続チェック(ステップS53)を行う。

【0071】また、1対でも電源およびグランドに直接 に接続されているトランジスタ対が存在した場合、この 端子がハイインピーダンス状態になると貫通電流が流れ 50 がハイインピーダンス状態になると貫通電流が流れるた

るため、フローティングエラーを出力する(ステップS 57)。

【0072】以上のように第2の実施の形態によると、 論理回路検証処理において、トライステートセルの出力 端子を持つ回路のコントロール端子が直接に電位固定さ れていない場合に、ハイインピーダンス状態の入力があ っても、次段のセルの構成に応じてフローティングエラ 一の判定を行うので、従来、擬似エラーであったものを エラーでないと明確に認識することができ、事後の目視 確認を不要化することができる。したがって、設計期間 の短縮と作業効率の向上を図ることができる。

【0073】また、トランジスタレベルのセル情報、例 えばSPICEネットリスト等、既存のライブラリのみ を使用するため、設計フローに容易に組込むことができ

【0074】 (第3の実施の形態) 次に、本発明の第3 の実施の形態における論理回路検証方法について図面を 用いて説明する。

【0075】図6は図4のライブラリ入力部43へ入力 するライブラリに情報を追加するためのフローチャート である。また、図7はセル中のトランジスタの接続例を 示すもので、図8は図4の検証部44におけるハイイン ピーダンス状態が出力される場合にその信号を受ける側 のセルの検証方法を示すフローチャートである。

【0076】まず、ライブラリ入力部43へ入力するラ イブラリに、ハイインピーダンス状態で問題が発生する セルと入力端子の情報を追加するために、セルライブラ リ中の全セルに関して、各入力端子に接続しているトラ ンジスタの検出を行い、トランジスタ集合1の情報を作 30 成する (ステップS61)。

【0077】次に、トランジスタ集合1からp型トラン ジスタと

型トランジスタとの

トランジスタ対で

互いの トランジスタの1端子同士すなわちドレイン端子とソー ス端子が接続しているトランジスタ対のリストを作成す る(ステップS62)。

【0078】ここで作成されたトランジスタ対のリスト のうち、互いに接続している端子ともう一方の端子が電 源およびグランドに直接に接続されているか否かの判定 を行う(ステップS63)。

【0079】ステップS63において、電源およびグラ ンドに直接に接続されている端子を持つトランジスタ対 が1つも存在しない場合は、ハイインピーダンス状態が 入力された場合でも貫通電流が流れることは無いため、 入力端子にハイインピーダンス状態でも問題無いピンと して、セルライブラリ情報に追加する(ステップS6 4) .

【0080】また、各入力端子に接続するトランジスタ 対リストのうち1対でも電源およびグランドに直接に接 続されているトランジスタ対が存在する場合、この端子 め、ハイインピーダンス状態の入力に対してフローティ ングエラーとなる情報をセルライブラリに追加する(ス テップS65)。

【0081】次に、図6中のステップS63における接 続判定について、図7を用いて例を挙げて説明する。

【0082】例えば、図7の(a) および(b) のよう なトランジスタの接続情報を持つセルがライブラリ中に 存在した場合で説明する。

【0083】図7(a)の場合、入力端子Aに接続され るのはp型トランジスタとn型トランジスタが1つずつ 10 で、且つ、その端子同士がOUT端子で接続されてい る。また、互いに接続されている端子の他方の端子が電 源およびグランドに直接に接続されている。そのため、 入力端子Aがハイインピーダンス状態で貫通電流が流れ ることになる。したがって、ハイインピーダンス状態の 入力時にフローティングエラーとなる情報をライブラリ に追加する。

【0084】また、図7(b)の場合は、入力端子Aと 入力端子Bの2つがあり、入力端子Aに接続されるトラ ンジスタは図7(a)と同様に貫通電流が流れる構造で あるためエラーとなる情報を追加する。

【0085】入力端子Bに接続されるトランジスタはp 型トランジスタとn型トランジスタとで互いに接続され る端子を持つトランジスタ対は1つ存在し(Qpiと QN1)、その一方のトランジスタQP1の他方の端子が一 方は電源に接続されているが、もう一方のトランジスタ QNIの他方の端子が直接にグランドに接続されていない ため、貫通電流が流れるとは判断されない。

【0086】次に、図8のフローチャートを用いてハイ ける側のセルの検証方法について説明する。

【0087】まず、回路の接続情報を持つネットリスト を読み込み、トライステートセルの出力端子を持つセル を検出する(ステップS81)。

【0088】次に、検出されたセルがハイインピーダン ス状態の出力を出す可能性があるか判別する(ステップ S82)。

【0089】ハイインピーダンス状態を出力する可能性 が無い場合は、貫通電流検出処理を終了する。

【0090】ハイインピーダンス状態を出力する可能性 40 がある場合は、次段に接続されるセルおよび入力端子を 調べ、ハイインピーダンス状態の入力時に貫通電流が流 れるか否かの情報を持つライブラリと照合処理を行い、 セルおよびピンが適合した場合はフローティングエラー を出力する(ステップS83)。

【0091】ステップS83の処理を第2の実施の形態 の場合と比較すると、図5のステップS54、S55、 S56が省略されたものに相当し、大幅な簡略化が行わ れている。

【0092】以上のように第3の実施の形態によると、

論理回路検証処理において、あらかじめ、トランジスタ レベルのセル情報からハイインピーダンス状態の入力で 貫通電流が流れる端子を判別し、ライブラリ化しておく ことにより、貫通電流が流れるか否かの検証処理時間を 第2の実施の形態よりも短縮することができ、設計期間 を更に短縮することができる。

【0093】 (第4の実施の形態) 図9~図13は、本 発明の第4の実施の形態を示す。

【0094】図9は、第4の実施の形態の貫通電流検証 方法を示すフローチャートである。図9において、30 1は半導体集積回路を構成しているセルの接続関係が記 入されているネットリストである。302はインバータ セルの入力が、1、0、ハイインピーダンス状態に変化 した場合に、p型トランジスタおよびn型トランジスタ が駆動するかしないかを、それぞれON、OFFで記述 しているトランジスタスイッチング表である。303は セル内部のトランジスタの接続関係を記述しているセル 内部ネットリストである。304は2個の入力ピンをも つ場合の貫通電流が流れる入力パターンを示した貫通電 流入力パターンである。

【0095】図10はトランジスタスイッチング表30 2の内容を示す図である。

【0096】図11 (a) は2入力NANDセルのトラ ンジスタ構成を示す図である。図11(b)は2入力N ORセルのトランジスタ構成を示す図である。

【0097】図12は2入力NANDの場合におけるト ランジスタの構造を解析した結果を示す図である。

【0098】縦積み構造は、p型トランジスタまたはn 型トランジスタが直列に接続されている構造として定義 インピーダンス状態が出力される場合に、その信号を受 30 する。横積み構造は、p型トランジスタまたはn型トラ ンジスタが並列に接続されている構造として定義する。

> 【0099】n型トランジスタの縦積み構造の例はNA NDセルである。 p型トランジスタの縦積み構造の例は NORセルである。

【0100】図13は貫通電流入力パターン304の内 容を示した図である。図13(a)は、2入力のセルに おけるn型トランジスタが縦積み構造の場合の貫通電流 入力パターンである。図13(b)は、2入力のセルに おけるp型トランジスタが縦積み構造の場合の貫通電流 入力パターンである。

【0101】次に、図9から図13を用いて、2入力N ANDセルを例に挙げて貫通電流検証方法を説明する。

【0102】図9のステップS301のセル抽出工程で は、ネットリスト301からトライステートセルを探索 し、そのトライステートセルの出力端子に接続している セル(以後、検証対象セルと呼ぶ)を抽出する。

【0103】ステップS302のトランジスタスイッチ ング表作成工程では、トランジスタスイッチング表30 2を作成する。

【0104】図10に例示するように、インバータセル

50

の入力値が1の場合は、n型トランジスタが駆動して、p型トランジスタは駆動しない。インバータセルの入力値が0の場合は、n型トランジスタが駆動しないで、p型トランジスタが駆動する。インバータセルの入力値がハイインピーダンス状態の場合は、n型トランジスタ、p型トランジスタがともに駆動する。

【0105】このような考え方で、図9のステップS302では、入力値に応じてトランジスタが駆動するか否かを表したトランジスタスイッチング表302を作成する。

【0106】ステップS303のセル構造解析工程では、前記の抽出した検証対象セルのセル内部ネットリスト303を入力して、入力ピン毎にトランジスタが縦積み構造になっているトランジスタがn型トランジスタかp型トランジスタかを判断する。

【0107】縦積み構造のトランジスタを判断する理由は、直列に接続しているトランジスタが駆動状態でなければ貫通電流が流れないからである。

【0108】抽出した検証対象セルが、入力ピンとして a ピン、b ピンを持つ2入力NANDであれば、図11 (a) に示すように、a ピン、b ピン両方とも n 型トランジスタが縦積み構造となる。よって、n 型トランジスタが縦積み構造であることを記憶しておく。

【0109】ステップS304の貫通電流入力パターン抽出工程では、縦積み構造のトランジスタが駆動する入力値を、トランジスタスイッチング表302から参照して、抽出セルが所有する入力ピンがハイインピーダンス状態になる場合の貫通電流入力パターンを作成する。

【0110】抽出セルが2入力NANDであると、n型トランジスタが縦積み構造であるので、aピンにハイインピーダンス状態が入力されると、bピンはトランジスタスイッチング表302のn型トランジスタが駆動する条件である入力値1となるのが、貫通電流を流す貫通電流入力パターンとなる。

【0111】具体的には次のとおりである。

【0112】図11 (a) に示す2入力NANDが貫通電流を流すのは、p型トランジスタQp3、n型トランジスタQn3、Qn4が同時にONになる場合と、p型トランジスタQp4、n型トランジスタQn3、Qn4が同時にONになる場合とである。

【0113】前者の場合、a ピンがハイインピーダンス 状態の入力であると、p型トランジスタQP3、n型トラ ンジスタQN3が同時ONになるので、あとは、n型トラ ンジスタQN4が同時ONとなれば該当することになる が、それはb ピンの入力値が1のときである。

【0114】後者の場合、bピンがハイインピーダンス 状態の入力であると、p型トランジスタQP4、n型トラ ンジスタQN4が同時ONになるので、あとは、p型トラ ンジスタQP3が同時ONとなれば該当することになる が、それはaピンの入力値が1のときである。 【0115】したがって、図13 (a) が2入力NAN Dの貫通電流入力パターンとなる。

【0116】図9に戻って、ステップS305の貫通電流検証工程では、抽出した検証対象セルの入力ピンが貫通電流入力パターン304に該当することがあるかを確認する。検証対象セルが2入力NANDであれば、入力ピンが図13(a)に示す2種類の入力パターンになることがあるかを確認すればよい。すなわち、確認する入力パターンは、aピンがハイインピーダンス状態であると同時にbピンが入力値1になる場合と、bピンがハイインピーダンス状態であると同時にaピンが入力値1になる場合とであり、これらの場合には貫通電流が流れ、そうでない場合には貫通電流は流れない。

【0117】以上のように、本実施の形態によれば、トランジスタスイッチング表から貫通電流入力パターンを作成することにより、抽出した検証対象セルの入力ピンが貫通電流入力パターンになることがあるか(貫通電流が流れるか)を、回路シミュレーションを行うことなく、高速に確認することが可能となる。

20 【0118】(第5の実施の形態)図17は、本発明の第5の実施の形態の貫通電流検証方法を示すフローチャートである。同図中の311は、半導体集積回路で使用されると予想される全てのセルの貫通電流入力パターンを格納した全セルの貫通電流入力パターンである。また、S301~S305は第4の実施の形態と同じ工程を示す。

【0119】次に、第5の実施の形態の貫通電流検証方法について、図14を用いて以下に説明する。

【0120】第4の実施の形態と異なるのは、抽出した 30 検証対象セルを決めてから貫通電流入力パターン304 を作成するのではなく、半導体集積回路に含まれる全て のセルの貫通電流入力パターン311をあらかじめ作成 しているところである。

【0121】ステップS311の貫通電流入力パターン作成セル選択工程では、半導体集積回路に使用されると予想されるセル群の中から貫通電流入力パターンを作成すべきセルを検証候補セルとして選択する。

【0122】全てのセルにおいて貫通電流入力パターンを作成したかを判断するステップS312では、セル群の中の全セルで貫通電流入力パターンを作成するまで、ステップS311の貫通電流入力パターン作成セル選択工程、ステップS304の貫通電流入力パターン抽出工程を繰り返す。

【0123】ステップS313の貫通電流入力パターン 選択工程では、全セルの貫通電流入力パターン311か ら、ステップS301による抽出された検証対象セルの 貫通電流入力パターンを選択する。

【0124】以上のように、本実施の形態によれば、ト 50 ランジスタスイッチング表から、あらかじめ、セル群の 20

全てのセルの貫通電流入力パターンを作成することにより、検証対象セルの入力ピンが貫通電流入力パターンになることがあるかを、回路シミュレーションを行うことなく、高速に確認することが可能となる。

【0125】図15はハイインピーダンス状態の発生した部分を示す。G401,G402はトライステートインバータで、それぞれの出力が共通接続されている。ネットN401は、ハイインピーダンス状態になったネットを示す。

【0126】図16は、ハイインピーダンス状態の発生 10箇所に、ハイインピーダンス状態回避回路K401を挿入した結果である。ハイインピーダンス状態回避回路K401の出力がハイインピーダンス状態でないようにすれば、ハイインピーダンス状態を回避することが可能である。

【0127】図17は、ハイインピーダンス状態の発生箇所に、バスホールド回路K402を挿入した結果である。これにより、バスホールド回路K402には、ハイインピーダンス状態になる以前の情報が保持されるため、ネットN401へ出力される信号がハイインピーダンス状態になったとしても、バスホールド回路K402以降の部分では、ハイインピーダンス状態が発生しない。

[0128]

【発明の効果】以上説明したように、貫通電流検証方法についての本発明によれば、トライステートセルの出力端子が複数個共通接続されている状況において、ハイインピーダンス状態発生箇所を正しく検証することができる。その結果として、事後の、ハイインピーダンス状態を回避するための処理や、実際に貫通電流が発生しない30かどうかをチェックする処理へスムーズに移行することができるようになる。

【0129】また、貫通電流検証方法についての本発明によれば、トライステートセルの出力端子がハイインピーダンス状態になる可能性があると判断される状況において、既存のトランジスタレベルのライブラリを使用することにより、ハイインピーダンス状態の入力時に貫通電流を発生させる論理回路または入力ピンについては、次段の論理回路において他の入力ピンの状態に関わらず、これを自動的に真性エラーとして検出することができる。すなわち、従来では擬似エラーとして出力していたものを排除することができる。

【0130】その結果、従来目視でチェックをせざるを 得なかったトライステートセルの出力端子がハイインピーダンス状態となる場合において、次段の論理回路に問題があるか否かの検証工程で真性エラーを自動で判別で きるため、設計期間の短縮および作業効率の向上を実現 することができる。

【0131】また、貫通電流検証方法において、あらか じめトランジスタレベルのライブラリを解析し、各入力 50 端子に対してハイインピーダンス状態の入力があった場合にエラーとするか否かの情報を追加するように構成した本発明によれば、上記同様に擬似エラーを排除して自動的に真性エラーを検出することができるが、単にこれだけにとどまらず、貫通電流検証時にトランジスタレベルの解析を不要化できるため、解析処理に必要な時間をさらに短縮することができる。

【0132】また、貫通電流検証方法において、p型トランジスタとn型トランジスタの縦積み構造に関して、トライステートセルの次段に接続されているセルの貫通電流が流れる入力パターンを作成し、抽出した検証対象セルを貫通電流入力パターンと照合するように構成した本発明によれば、そのことによって正しく貫通電流が流れるか否かを検証することができ、回路シミュレーションを実行することなく、貫通電流の検証を速やかに実行することができる。

【0133】また、貫通電流検証方法において、あらかじめ、半導体集積回路を構成している全てのセルを対象に、トランジスタスイッチング表から、トライステートセルの次段に接続されているセルの貫通電流入力パターンを作成しておき、抽出した検証対象セルについて、前記の全セルの貫通電流入力パターンから対応する貫通電流入力パターンを選択し、照合するように構成した本発明によれば、そのことによって正しく貫通電流が流れるか否かを検証することができる。すなわち、回路シミュレーションを実行することができる。さらに、検証対象の複数のセルについての検証を、いちいちのトランジスタスイッチング表の作成の工程や貫通電流入力パターンの作成の工程を伴うことなく、連続的に、したがって、さらに速やかに実行することができる。

【0134】また、貫通電流改善方法についての本発明によれば、ハイインピーダンス状態が発生する箇所に対しハイインピーダンス状態を回避する回路、例えばバスホールド回路を挿入することで、ハイインピーダンス状態になる前の信号状態を保持することができるようになり、ハイインピーダンス状態を回避することができるようになる。それにより貫通電流の発生を抑えることができる。

0 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態における論理回路 検証方法のハイインピーダンス状態発生箇所検証処理を 示すフローチャート

【図2】 本発明の第1の実施の形態における論理回路 検証方法のトライステートセルの出力端子が複数個共通 接続された箇所抽出した結果を示す図

【図3】 本発明の第1の実施の形態における論理回路 検証方法のトライステートセルのコントロール信号に繋 がる回路を抽出した結果を示す図

【図4】 本発明の第2の実施の形態における貫通電流

検証方法を示すブロック図

【図5】 本発明の第2の実施の形態における貫通電流 検証方法を示すフローチャート

【図6】 本発明の第3の実施の形態における貫通電流 検証方法で貫通電流の可能性情報を含むライブラリを追 加する処理にかかわるフローチャート

【図7】 本発明の第3の実施の形態における貫通電流 検証方法で貫通電流の可能性を検出する工程のセル内部 のトランジスタ構成例を示す回路図

【図8】 本発明の第3の実施の形態における貫通電流 10 G104 NORゲート 検証方法を示すフローチャート

【図9】 本発明の第4の実施の形態における貫通電流 検証方法のフローチャート

【図10】 本発明の第4の実施の形態における貫通電 流検証方法のトランジスタスイッチング表を示す図

【図11】 本発明の第4の実施の形態における貫通電 流検証方法での2入力NANDの回路図(a)と、2入 カNORの回路図(b)

【図12】 本発明の第4の実施の形態における貫通電 流検証方法でトランジスタ構造の判断を行った結果を示 20 す図

【図13】 本発明の第4の実施の形態における貫通電 流検証方法でのn型トランジスタが縦積み構造である場 合の貫通電流入力パターンを示す図(a)と、p型トラ ンジスタが縦積み構造である場合の貫通電流入力パター ンを示す図(b)

【図14】 本発明の第5の実施の形態における貫通電 流検証方法のフローチャート

【図15】 本発明の実施の形態において、ハイインピ ーダンス状態になった箇所を示す図

【図16】 本発明の実施の形態において、ハイインピ ーダンス状態発生箇所にハイインピーダンス状態回避回 路を挿入した図

【図17】 本発明の実施の形態において、ハイインピ ーダンス状態発生箇所にバスホールド回路を挿入した図 【符号の説明】

41 論理回路図作成装置

42 ネットリスト入力部

43 ライブラリ入力部

4.4 検証部

45 エラー/ワーニング出力部

46 検証ルール記憶領域

301 ネットリスト

302 セル内部ネットリスト

303 トランジスタスイッチング表

304 貫通電流入力パターン

A 入力端子

B 入力端子

OUT 出力端子

C101, C102 コントロール端子

G101, G102 トライステートインバータ

G103 インバータ

G401, G402 トライステートセル

N401 ハイインピーダンス状態ネット

K401 ハイインピーダンス状態回避回路

K402 バスホールド回路

S51 トライステートセルの出力端子検出処理

S 5 2 ハイインピーダンス状態出力判別処理

S53 接続チェック処理

S54 入力端子検出処理

S55 トランジスタ対リスト作成処理

S56 貫通電流構成検出処理

S57 エラー出力処理

S61 トランジスタ検出処理

S62 トランジスタ対リスト作成処理

S63 貫通電流構成検出処理

S64 貫通電流非発生情報追加処理

S65 貫通電流発生情報追加処理

S81 トライステートセルの出力端子検出処理

S82 ハイインピーダンス状態出力判別処理

S83 エラー出力処理

30 S101 トライステートセル抽出工程

S102 トライステートセルのコントロール信号へ繋 がる回路抽出工程

S103 コントロール信号調査工程

S104 排他チェック工程

S105 ハイインピーダンス状態チェック工程

S301 セル抽出工程

S302 トランジスタスイッチング表作成工程

S303 セル構造解析工程


S304 貫通電流入力パターン抽出工程

40 S305 貫通電流検証工程


S311 貫通電流入力パターン作成セル選択工程


S312 判断工程


S313 貫通電流入力パターン選択工程













[図8]



[図9]




【図12】


2入力NAND

入カピン	トランジスタ	トランジスタ構造
a	p	横積み構造
	n	縦積み構造
b	р	横積み構造
В	n	縦積み構造

【図11】



【図14】



フロントページの続き

(72) 発明者 平田 正明

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 F ターム(参考) 5B046 AA08 BA03 JA01 KA06 5F064 BB05 BB06 BB07 BB40 CC12 DD25 HH06 HH10 HH12

5J056 AA03 BB19 BB60 CC00 DD12 DD29 GG12 GG14 KK00